7 bits-per-cell闪存芯片出现！数据保存期10年

点击蓝字

关注我们

下一代存储器容量增加的关键因素之一是每个单元可以存储的位数的增加。1bits-per-cell到2bits-per-cell的简单跳跃直接带来存储容量100%的提升，以位换取读/写所需的更多控制，但也限制了单元的持久性。目前已经商业化的存储产品，最多4 bits-per-cell，关于5 bits-per-cell也存在相关讨论。但是据说一家日本公司现在已经准备开始探讨他们新的7bits-per-cell解决方案。

从1bits-per-cell发展到2bits-per-cell，容量很容易增加了一倍，而发展到3bits-per-cell只增加了50%。随着位数的增加，带来的边际效应在递减，但控制读写的设备成本呈指数增长。因此，必须在每单元位数和设备成本之间找到一个平衡点。

1 bit per cell需要检测2个电压等级，基础容量；

2 bit per cell需要检测4个电压等级，容量+100%；

展开全文

3 bit per cell需要检测8个电压等级，容量+50%；

4 bit per cell需要检测16个电压等级，容量+33%；

5 bit per cell需要检测32个电压等级，容量+25%；

6 bit per cell需要检测64个电压等级，容量+20%；

7 bit per cell需要检测128个电压等级，容量+16.7%。

此外，每个单元的位数越多，续航时间就越低——当你存储多个位时，电压只需要轻微的漂移就会得到错误的结果，因此对一个高容量单元反复读/写会使电压反复漂移直到该单元无法使用。目前，市场似乎对3 bits-per-cell（3bpc）的性能和4bits-per-cell（4bpc）的容量较为满意，还有一些2bpc的设计可以长期使用。一些主要的供应商已经在研究5bpc存储，尽管较低的持久性可能使这项技术只适用于WORM（多读少写）的场景。

来自日本的Series C初创公司Floadia Corp.半年前发布了一份新闻稿，称其已开发出7bits-per-cell（7bpc）的存储技术。这种7bpc闪存芯片仍处于原型阶段，可能在WORM场景中使用，在150℃下，数据的有效保存时间为10年。该公司表示，具有这种控制能力的标准现代存储单元只能存储大约100秒的数据，因此设计的秘密与他们开发的一种新型闪存单元有关。

SONOS单元采用了分布电荷阱设计，依赖于硅-氧化物-氮化物-氧化物-硅布局，该公司指出，在中间有一个有效的氮化硅薄膜，电荷被捕获，从而实现高保留。在简单的电压程序和擦除周期中，该公司展示了100k+周期与非常低的电压漂移。氧化物-氮化物-氧化物层依赖于SiO2和Si3N4，后者据称很容易制造。这使得非易失性SONOS单元可用于NV-SRAM或嵌入式设计，如微控制器。

最后一点意味着我们很长一段时间都不会在现代NAND闪存中看到SONOS单元。Floadia目前正在与东芝等公司合作，将SONOS单元应用于各种微控制器，而不是大型NAND闪存部署，在40nm进程节点上作为具有内存计算特性的嵌入式闪存IP。这些还不是7bpc，公司正在推广两个单元可以存储多达8位的网络权重用于机器学习推理——当我们达到每单元8位时，那么它可能更适用。单元数据可以保存10年是它的有趣之处，因为嵌入式平台将在产品的生命周期内使用具有固定权重的算法，也许除了罕见的更新。即使寿命增加了，Floadia此时也没有详细介绍7bpc的可循环性。

从现代的3bpc到6bpc的NAND闪存将提供双倍的密度增加，但是需要更大的单元，单位单元存储量增加带来的好处也被抵消了。如果>4bpc的开发面向消费者，那么还需要考虑性能方面的问题。

原文链接：

高端微信群介绍

创业投资群

AI、IOT、芯片创始人、投资人、分析师、券商

闪存群

覆盖5000多位全球华人闪存、存储芯片精英

云计算群

全闪存、软件定义存储SDS、超融合等公有云和私有云讨论

AI芯片群

讨论AI芯片和GPU、FPGA、CPU异构计算

5G群

物联网、5G芯片讨论

第三代半导体群

氮化镓、碳化硅等化合物半导体讨论

存 储芯片群

DRAM、NAND、3D XPoint等各类存储介质和主控讨论

汽车电子群

MCU、电源、传感器等汽车电子讨论

光电器件群

光通信、激光器、ToF、AR、VCSEL等光电器件讨论

渠道群

存储和芯片产品报价、行情、渠道、供应链

加入上述群聊

长按并关注

带你走进万物存储、万物智能、

万物互联信息革命新时代